1.算法仿真效果
vivado2022a仿真结果如下（完整代码运行后无水印）：
仿真操作步骤可参考程序配套的操作视频。
2.算法涉及理论知识概要
自适应滤波器一般由两个主要部分组成：一是可调整的数字滤波器，其系数可以根据输入信号和期望信号进行调整；二是自适应算法，用于更新滤波器的系数。常见的数字滤波器结构包括有限长单位冲激响应（Finite - length Impulse Response，FIR）滤波器和无限长单位冲激响应（Infinite - length Impulse Response，IIR）滤波器，在 LMS 自适应滤波器中，FIR 滤波器结构应用较为广泛。
自适应滤波器在信号处理领域有着广泛的应用，如通信中的信道均衡、噪声消除、系统辨识等。最小均方（Least Mean Square，LMS）算法是一种经典的自适应滤波算法，因其简单易实现而备受关注。基于现场可编程门阵列（Field Programmable Gate Array，FPGA）实现变步长 LMS 自适应滤波器，可以充分利用 FPGA 的并行处理能力和可重构性，提高滤波器的性能和灵活性。
在基本 LMS 算法中，步长因子u是固定的。固定步长存在一些问题：如果步长较大，算法收敛速度快，但可能会导致算法在稳态时的失调误差较大，即滤波器的输出与期望输出之间的误差在稳态时不能很好地收敛到较小值；如果步长较小，算法在稳态时的失调误差较小，但收敛速度会很慢。为了克服这些问题，引入变步长 LMS 算法，根据算法的收敛情况动态地调整步长因子。
一种常见的变步长方法是根据误差信号的大小来调整步长。例如，当误差信号较大时，说明滤波器离最优状态较远，此时可以增大步长以加快收敛速度；当误差信号较小时，说明滤波器已经接近最优状态，此时应减小步长以降低稳态失调误差。
另外一种方法，就是根据输入信号的时间，来自动调整步长大小，刚开始步长较大，有利于快速收敛，之后步长逐渐减少，有利于稳定性。
基于 FPGA 的变步长 LMS 自适应滤波器结合了变步长 LMS 算法的优势和 FPGA 的高性能硬件实现能力。通过动态调整步长因子，可以在收敛速度和稳态误差之间取得更好的平衡，适用于多种信号处理应用。在 FPGA 实现过程中，需要考虑有限字长效应、资源利用和时序约束等关键问题，以确保滤波器的性能和可靠性。
3.Verilog核心程序
````timescale 1ns / 1ps
module adap_lms(
input i_clk,
input i_rst,
input i_en,
input signed [15:0]i_din,
input signed [15:0]i_ref,
output signed [15:0]o_filter_out
);
.......................................................................
wire signed [15:0] Error_in,Data_in_reg,Desired_in_reg,Product_16;
wire signed [31:0] Product_32,LMSx8_sum_out;
Delay1clk Delay1clkU1 (
.i_clk (i_clk),
.i_rst (i_rst),
.i_en (i_en),
.i_din (i_din),
.o_dout (Data_in_reg)
);
Delay1clk Delay1clkU2 (
.i_clk (i_clk),
.i_rst (i_rst),
.i_en (i_en),
.i_din (i_ref),
.o_dout (Desired_in_reg)
);
assign Product_32 = r_Step * Error_in;
assign Product_16 = Product_32[26:11];
LMSs LMSsU(
.i_clk (i_clk),
.i_rst (i_rst),
.i_en (i_en),
.i_din (Data_in_reg),
.i_Step (Product_16),
.i_Sum (32'h0000_0000),
.o_Sum (LMSx8_sum_out)
);
assign Error_in = Desired_in_reg - LMSx8_sum_out[26:11];
Delay1clk Delay1clku3 (
.i_clk (i_clk),
.i_rst (i_rst),
.i_en (i_en),
.i_din (Error_in),
.o_dout (o_filter_out)
);
endmodule
0sj_031m
```
