记录——FPGA的学习路线

简介: 记录——FPGA的学习路线

一、前言

也不是心血来潮想学习fpga了,而是祥哥还有我一个国科大的同学都在往fpga这个方向走

并且看过我之前文章的同学也清楚,我有一定的嵌入式基础,并且rsic-v方向也一直是个新兴东西

所以我想对fpga+嵌入式+risc-v有着研究比较好

也看到那个评论区硕士毕业设计

毕设课题训练一个目标检测神经网络+设计一块PCB+部署神经网络。

特征提取和神经网络部署+Linux移植+嵌入式软件开发+核心板pcb设计

二、编程语言

也就是HDL也称RTL

编程语言:verilog----这个语言更像C语言

(语法、怎么设计、怎么验证),会认一点VHDL

2.1 书籍


分为可综合部分和不可综合部分

先看可综合部分、在看仿真的不可综合部分

2.2 刷题网站

HDLbits,建议把题目都做一遍。时间紧,可以先看题目,再对照着书

RTL设计:组合电路、时序电路、状态机

RTL验证:初学者就是写一个简单的测试平台、简单的测试用例

误区:用软件思维思考硬件

硬件多是并行、软件多是顺序

多想想,对应的硬件电路(if、case、while综合出来什么电路)

verilog熟练之后,就可以转向systemverilog

2.3 仿真工具

modelsim?

三、基础知识

3.1 专业基础课

电路、数电、数字集成电路、计算机体系结构、数字信号处理

3.2 fpga相关专业知识

fpga芯片结构、基本组成单元结构(推荐看fpga官方文档)

fpga的开发文档

四、开发工具

AMD的vicado orquartes

IP的配置使用、时序分析

五、动手实验

有个开发板学习(嗯,我现在手上就有一个正点原子的新起点,但是之后考研就没在学习了)

相关文章
|
测试技术 异构计算
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
537 0
|
11月前
|
开发者 Python
使用Python实现自动化邮件通知:当长时程序运行结束时
本文介绍了如何使用Python实现自动化邮件通知功能,当长时间运行的程序完成后自动发送邮件通知。主要内容包括:项目背景、设置SMTP服务、编写邮件发送函数、连接SMTP服务器、发送邮件及异常处理等步骤。通过这些步骤,可以有效提高工作效率,避免长时间等待程序结果。
447 9
|
SQL 算法 网络协议
实时计算 Flink版产品使用合集之kettle找不到表输入控件如何解决
实时计算Flink版作为一种强大的流处理和批处理统一的计算框架,广泛应用于各种需要实时数据处理和分析的场景。实时计算Flink版通常结合SQL接口、DataStream API、以及与上下游数据源和存储系统的丰富连接器,提供了一套全面的解决方案,以应对各种实时计算需求。其低延迟、高吞吐、容错性强的特点,使其成为众多企业和组织实时数据处理首选的技术平台。以下是实时计算Flink版的一些典型使用合集。
293 1
|
资源调度 芯片
流片Corner Wafer介绍
芯片制造是一个物理过程,存在着工艺偏差(包括掺杂浓度、扩散深度、刻蚀程度等),导致不同批次之间,同一批次不同晶圆之间,同一晶圆不同芯片之间情况都是不相同的。
22527 0
流片Corner Wafer介绍
|
机器学习/深度学习 数据可视化 网络架构
增强深度学习模型的可解释性和泛化能力的方法研究
【8月更文第15天】在深度学习领域,模型的准确率和预测能力是衡量模型好坏的重要指标。然而,随着模型复杂度的增加,它们往往变得越来越难以理解,这限制了模型在某些关键领域的应用,例如医疗诊断、金融风险评估等。本文将探讨如何通过几种方法来增强深度学习模型的可解释性,同时保持或提高模型的泛化能力。
1270 2
|
12月前
|
存储 关系型数据库 MySQL
MySQL数据库锁:共享锁和独占锁
本文详细介绍了`InnoDB`存储引擎中的两种行级别锁:共享锁(S锁)与排他锁(X锁)。通过具体示例展示了这两种锁的工作机制及其在`InnoDB`与`MyISAM`引擎中的表现差异。文章还提供了锁的兼容性矩阵,帮助读者更好地理解锁之间的互斥关系。最后总结了两种锁的特点及适用场景。适合希望深入了解`MySQL`并发控制机制的读者阅读。
428 1
|
开发框架 前端开发 JavaScript
跨平台应用开发技术的深度探讨
【7月更文挑战第26天】 跨平台应用开发技术已成为当前软件开发领域的重要趋势。通过合理使用跨平台开发框架和工具,开发者可以更加高效地构建适用于多个平台的应用程序,提高开发效率和用户体验。然而,跨平台开发也面临着性能优化、兼容性问题等挑战,需要开发者不断学习和实践,以应对不断变化的市场需求和技术挑战。
|
消息中间件 监控 Java
在Java项目中实现事件驱动架构
在Java项目中实现事件驱动架构
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
282 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块