计算机组成原理（4）-----Cache的原理及相关知识点(1)-阿里云开发者社区

1.Cache的原理

Cache被继承在CPU内部，用SRAM实现，速度快，集成度低（在芯片大小不能很大的情况下，Cache被允许的存储空间非常小），成本高

基于局部性原理，不难想到，可以把CPU目前访问的地址“周围”的部分数据复制到cache中，当CPU

想访问这些数据时，直接到Cache中寻找即可，提高了CPU的运行速度。

对于局部性原理的说明：

如下图所示，二维的数组会在内存中被顺序存放，若现在访问的是a[0][0]数组，那么与其相邻的数组可能很快会被访问，这就是空间局部性

空间局部性：在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是邻近的

时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息，例如循环结构的指令代码。

若把程序A改为程序B，即按列访问，那么其访问二维数组的顺序为a[0][0],a[1][0],a[2][0]

可以发现，程序B空间局部性更差一些。

2.Cache的性能

CPU先访问Cache，若Cache未命中再访问主存，设为CPU访问一次Cache所需时间，为CPU访问一次主存所需时间。若CPU想要访问的信息已在Cache中，那么称为CPU命中，命中率为H，那么缺失(未命中)率M=1-H

那么系统的平均访问时间t为：

若CPU同时到Cache和主存中找需要的数据，若在Cache中命中，若Cache命中，则立即停止访问主存，那么访问的时间为 ,若Cache未命中，由于是同时查找，那么访问的时间为，那么总公式为：

例如：

假设Cache的速度是主存的5倍，且Cache的命中率为95%)，则采用cache后，存储器性能提高多少(设Cache和主存同时被访问，若cache命中则中断访问主存)?

若Cache和主存同时访问，命中时访问时间为t，未命中时访问时间为5t

平均访问时间为 0.95xt + 0.05x5t = 1.2t

故性能为原来的 5t/1.2t 4.17倍

若先访问Cache再访问主存，命中时访问时间为t，未命中时访问时间为t+5t

平均访问时间为T=0.95xt + 0.05x6t = 1.25t

故性能为原来的5t/1.25t = 4倍

基于局部性原理，不难想到，可以把CPU目前访问的地址“周围”的部分数据放到Cache中。如何界定“周围”？

可以将主存的存储空间“分块”，如：每 1KB为一块。主存与Cache之间以“块”为单位进行数据交换

在CPU访问某个内存数据时，可以通过其地址信息判断他属于哪一个块，并且把这一块复制到Cache中

如图所示，主存容量为4MB（2^22），每一块为1K(2^10)，那么整个主存被分为2^12=4096块

所以主存的地址共22位，结构如下：

同理，我们将Cache分为大小相同的块，那么主存与Cache就能进行以“块”为单位的数据交换

注：操作系统中，通常将主存中的“一个块”也称为”一个页/页面/页框”，Cache中的“块”也称为“行”

3.Cache和主存的映射方式

CPU如何区分Cache和主存的数据块的对应关系？

CPU先访问Cache，再访问内存，并将内存相应的块数据复制到Cache中（不是将其从内存中删除），即每次被访问的主存块一定会被立即调入Cache，那么如何记录主存块与Cache块的映射关系呢？

（1）全相联映射

主存块可以放在Cache的任意位置

（2）直接映射

每个主存块只能放到一个特定的位置：Cache块号=主存块号%Cache总块数

例如主存块号为1，9的内存块都会被放到Cache块号为1的位置。

（3）组相联映射

将Cache的各个块进行分组，每个分组的总块数相同，每个主存块可放到特定分组中的任意一个位置：组号=主存块号%分组数

例如下图中Cache被分为4个分组，那么对于内存块号为1的内存块就是1%4=1，那么1号内存块就会被放在Cache中第1组的任意空闲位置。