组合逻辑电路( Combinational Logic Circuit)知识点总结-1

简介: 组合逻辑电路( Combinational Logic Circuit)知识点总结

一、组合逻辑电路的基本设计方法

1.特点

任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。


f1a987151c4da3723e8ef351e13b162f_ea18f3197cc842fea670bf36a87ba2d0.png


2.逻辑功能的描述


3.组合逻辑电路的分析步骤

  • 根据逻辑电路写出逻辑表达式
  • 对逻辑表达式进行化简
  • 根据化简后的表达式列出真值表
  • 描述逻辑电路的功能(若功能复杂可省略)

4.组合逻辑电路的设计方法

红绿灯设计:




二、编码器的逻辑电路

在数字电路中,将含有特定意义的数字和符号信息转换成相应若干位二进制代码的过程称为编码。


编码器(Encoder):


具有编码功能的组合逻辑电路


分类:普通编码器和优先编码器或二进制编码器和二-十进制编码器


1.普通编码器

任何时刻只允许输入一个信号,若同时输入多个信号,编码输出就会产生混乱


例如:8-3编码器



2.优先编码器

同一时刻允许多个输入信号,但仅对输入信号优先级别最高的一个信号进行编码输出。


三、二进制和二-十进制译码器

将每个输入的二进制代码译成对应的输入高、低电平信号或另外一个代码。


常见的有二进制译码器、二-十进制译码器和显示译码器 (Decoder)


二进制译码器:输入是一组二进制代码,输出是一组与输入代码一一对应的高低电平信号


1.3-8译码器


CMOS门电路组成的3线-8线译码器:






2.二-十进制译码器

将输入BCD码的10个代码译成10个高、低电平输出信号。



3.应用:逻辑函数发生器

1bc80398b711a90ae3843dee94bd1e47_55bcb89787a944cfa284e4df5ca8a6ad.png

组合逻辑电路( Combinational Logic Circuit)知识点总结-2

https://developer.aliyun.com/article/1508368

相关文章
|
存储 开发工具 异构计算
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(下)
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑
965 0
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(下)
|
7月前
|
存储
数字电路基础(Digital Circuit Basis )-1
数字电路基础(Digital Circuit Basis )
数字电路基础(Digital Circuit Basis )-1
|
7月前
|
异构计算
组合逻辑电路( Combinational Logic Circuit)知识点总结-3
组合逻辑电路( Combinational Logic Circuit)知识点总结
|
传感器 数据可视化 JavaScript
状态机(State Machines):理解、设计和应用有限状态机
状态机(State Machines)是一种强大的计算模型和设计工具,用于建模和控制有限状态的系统和行为。无论是在软件开发、自动化控制、游戏设计还是其他领域,状态机都发挥着关键作用。本博客将深入探讨状态机的概念、工作原理以及如何在不同应用中设计和应用它们。
5809 0
|
芯片 iOS开发
MCU 5V tolerant是什么意思?
MCU 5V tolerant是什么意思?
|
存储 算法 异构计算
基于Verilog HDL的状态机描述方法
⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
168 0
基于Verilog HDL的状态机描述方法
|
算法 芯片 计算机视觉
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(上)
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑
923 0
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(上)