LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序

简介: LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序

LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序


与传统的基于文本的语言相比,LabVIEW的编程和设计已被证明可以缩短开发时间。各种研究表明,生产率的提高在3到10倍之间。LabVIEW通过图形语言、集成开发环境和多个编译器的组合来实现这一点。


图形编程和设计对于在基于文本的编程和设计方面没有大量背景的领域专家很有价值。使用功能块、导线和环路代替文本字符串,工程师和科学家可以创建一个看起来类似于他们的应用程序白板绘图的程序,而不是将高级设计转换为特定的文本字符串,从而避免从算法到代码的转换错误。这种额外的抽象级别有助于设计,但绝不会降低应用程序的范围或性能。与基于文本的语言一样,LabVIEW在处理器的情况下编译为机器代码,在FPGA的情况下编译为位文件。性能可与基于文本的语言相媲美。


LabVIEW项目允许对包含一个或多个计算平台的系统进行概念建模和演示。例如,在相对简单的情况下,LabVIEW项目可以帮助组织用于台式计算机的代码。在更复杂的案例中,可以使用LabVIEW项目来组织分布式计算系统的代码,该系统由各种目标组成,包括台式计算机、多台时计算机、基于微处理器的板和多个基于FPGA的板。


LabVIEW中的软件工程工具包括与许多常用源代码控制系统的直接集成、单元测试框架以及静态代码分析器,可帮助满足编码标准并查找某些类别的常见编码错误。


用LabVIEW编写的代码可以编译为在台式计算机、具有实时操作系统的PowerPC等处理器、ARM等微处理器架构和FPGA上执行。


LabVIEW支持的各种计算平台可以在各种计算平台中重用对语言和环境的了解,并且需要组合这些平台以满足需求。能够在一个计算平台中启动并将部分代码移动到另一个计算平台是多个编译器提供的另一个优势。


多年来,LabVIEW已被用于开发大量不同的嵌入式应用,包括过程控制、精密机器控制、自动化测试设备(ATE)、运动控制和医疗设备。响应式数字电子板为部署使用LabVIEW开发的嵌入式系统开辟了新的可能。


LabVIEW FPGA支持不同抽象级别的硬件设计。可以在高层次上开始设计过程,这可以快速制作系统原型。在一项研究中,将由三个节点、三根电线和一个执行控制结构组成的LabVIEW FPGA设计与等效的VHDL设计进行了比较,后者由大约4,000条线组成。


许多LabVIEW FPGA设计都保持在高抽象级别,因为由此产生的电路满足应用要求。如果需要高级块不可用的功能,则可以使用语言构造,以允许在较低抽象级别表达设计。当需要优化电路性能时,较低级别的表达式也很有用。


一些产品是可插入计算机中PCI、cPCI或PXI插槽的电路板。其中一些板具有纯数字前端,而其他电路板具有专用前端电路,包括模拟I/O通道,IF收发器和相机接口。


霍尼韦尔开发了响应式数字电子FPGA平台,为需要环境鲁棒性的应用实现快速开发周期。响应式数字电子FPGA平台将NI的“原型、测试、部署”理念从风冷、商业级应用扩展到移动、深度嵌入和航天市场。为了支持快速开发生命周期,RDE可使用NILabVIEW进行编程,并利用工业标准的高密度10接口来简化盒级设计和集成。


41efe589674ef3e23f01b329584742a3.png



已经开发了两个版本的响应式数字电子设备:用于地面应用的加固版本和空间额定版本。两个版本均采用3U Compact PCI外形、传导冷却功能,包括用于密封或真空应用的楔形锁,专为高冲击和振动环境而设计。每个RDE都包括本地电源、振荡器、缓冲器、配置和用户闪存、快速外部用户SRAM存储器以及多个用户I/O资源。每种设计都可选配保形涂层,以满足低释气要求。


响应式数字电子器件包括多个行业标准外部接口,为嵌入式集成提供灵活性。行业标准输入-输出接口的一致应用减少了与专有或非标准接口相关的非重复性工程。RDE上的主要用户I/O接口是VITA-57标准高密度FMC连接器。该接口直接向用户应用程序公开80个单端I/O、多个电源轨和JTAG编程端口。


这是LabVIEW的一个应用,更多的开发案例,欢迎登录北京瀚文网星官网,了解更多信息。有需要LabVIEW项目合作开发,请与我们联系。

相关文章
|
1月前
|
数据采集 传感器 监控
如何在LabVIEW中使用FPGA模块
如何在LabVIEW中使用FPGA模块
30 1
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
33 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
1月前
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
30 5
|
3月前
|
传感器 数据采集 人工智能
LabVIEW FPGA开发实时滑动摩擦系统
LabVIEW FPGA开发实时滑动摩擦系统
22 0
|
3月前
|
算法 数据可视化 API
LabVIEWCompactRIO 开发指南33 测试和调试LabVIEW FPGA代码
LabVIEWCompactRIO 开发指南33 测试和调试LabVIEW FPGA代码
35 0
|
3月前
|
存储 算法 Serverless
LabVIEWCompactRIO 开发指南31 在LabVIEW FPGA中使用DMA FIFO
LabVIEWCompactRIO 开发指南31 在LabVIEW FPGA中使用DMA FIFO
41 0
|
3月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
110 7
|
3月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
139 2
|
3月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
3月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
39 1

热门文章

最新文章