REDHAWK——波形(三)

简介: REDHAWK——波形(三)

REDHAWK——波形(二)https://developer.aliyun.com/article/1474074

  • 可以看到 GPP 已跑起来了

这将启动一个域管理器和一个设备管理器,设备管理器管理一个单独的 GPP 设备。域管理器和设备管理器的输出将在控制台视图中显示。如果此视图不可见,选择 窗口 > 显示视图 > 控制台。要停止这些进程,点击终止图标(红色方块)。要在控制台之间切换,点击显示选定控制台图标(计算机监视器):

REDHAWK_DEV 域连接显示在 REDHAWK Explorer 视图中。其状态为已连接,并且没有错误。现在,一个域管理器进程和一个设备管理器进程存在于主机上。

关闭域方法如下:

通常,域管理器和设备管理器会无限期运行;这些程序旨在长时间运行,因为整个域的不同部分(例如,设备管理器、应用程序和 $SDRROOT 上的文件)会有进有出。然而,出于以下程序的目的,解释了关闭正在运行的域的过程。为了干净地关闭,最好是断开域连接并停止已启动的进程。

  • 在 REDHAWK Explorer 视图中,右键点击 REDHAWK_DEV 域并选择断开连接
  • 在控制台视图中,从显示选定控制台图标选择设备管理器控制台。
  • 要停止设备管理器,请点击终止图标。
  • 在控制台视图中,从显示选定控制台图标选择域管理器控制台。
  • 要停止域管理器,请点击终止图标。
  • 选择 文件 > 退出。

域管理器和设备管理器进程不再存在于主机上。域条目仍然以断开连接的状态保留在 REDHAWK Explorer 视图中,表明该域不再可见。这种从环境中解耦正在运行的域的方式,使得 REDHAWK Explorer 能够与网络上任意数量的域进行交互,其中每个域的生命周期都不受 IDE 的控制。

②、启动波形

  • 在 REDHAWK Explorer 视图中,右键点击 REDHAWK_DEV 域连接。
  • 选择启动波形…
  • 选择 demo 波形,然后选择完成。

    可以看到如下界面:
  • 要启动波形,选择工具栏中的启动波形(绿色三角形)按钮。

这会打开波形浏览器。通过展开 REDHAWK_DEV 域连接和波形文件夹,在 REDHAWK Explorer 中显示波形。

③、打开绘图

  • 左键点击 dataFloat_out 端口以选择它。
  • 右键点击端口打开端口上下文菜单。
  • 选择绘制端口数据。这会打开一个显示绘图数据的绘图。
  • 为了清晰地查看绘图中的正弦波,降低 SigGen 产生的频率。
  • 打开属性视图并将频率属性更改为 50 的值。

④、停止并释放应用程序

  • 选择工具栏中的停止波形(红色方块)按钮。绘图停止更新。
  • 选择工具栏中的释放波形(红色 X)按钮。波形浏览器关闭。

⑤、关闭域

最后,关闭域管理器和设备管理器。

目录
相关文章
|
2月前
|
算法 5G 数据处理
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
67 0
|
8月前
|
算法 网络架构 异构计算
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
40 1
|
8月前
|
算法 测试技术 开发工具
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
80 0
|
8月前
|
算法 物联网 异构计算
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
86 0
|
2月前
|
存储 算法 异构计算
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
使用Vivado 2019.2仿真的DDS信号发生器展示了正弦、方波、锯齿波和三角波的输出,并能调整幅度和频率。DDS技术基于高速累加器、查找表和DAC,通过频率控制字和初始相位调整产生各种波形。Verilog程序提供了一个TEST模块,包含时钟、复位、信号选择、幅度和频率控制输入,以生成不同波形。
82 18
|
2月前
|
IDE 开发工具
REDHAWK——波形(二)
REDHAWK——波形
22 0
|
2月前
|
XML IDE JavaScript
REDHAWK——波形(一)
REDHAWK——波形
65 0
|
移动开发 算法 异构计算
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
265 1
|
8月前
|
存储 算法 测试技术
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
80 0
|
8月前
|
算法 异构计算
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
81 0