m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件

简介: 该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。

1.算法仿真效果
本系统进行Vivado2019.2平台的开发,测试结果如下所示:

6641593c14cbe00ec902077d3d46e933_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

2.算法涉及理论知识概要
电子钟是现代生活中常见的计时工具,其准确性和功能性不断提高。基于FPGA的电子钟设计不仅具有灵活的可定制性,还能通过集成其他功能(如闹钟)来增强实用性。Verilog作为一种广泛使用的硬件描述语言,为FPGA设计提供了强大的描述和仿真能力。FPGA是一种可通过编程配置实现特定功能的集成电路。它由可配置逻辑块(CLB)、输入输出块(IOB)和可编程互连资源组成。Verilog则是一种用于描述数字系统和模拟其行为的硬件描述语言。

2.1 电子钟的计时原理
电子钟的核心是一个计时器,通常由振荡器、分频器和计数器组成。振荡器产生稳定的频率信号,分频器将频率降低到合适的水平以供计数器使用。计数器则根据分频后的信号进行累加,实现时间的计量。

    在电子钟设计中,通常需要多个计数器来分别计量小时、分钟和秒。这些计数器之间的关系可以通过模运算来描述。例如,秒计数器每累计到60就归零,并触发分钟计数器加1。

2.2 时间显示方式
电子钟的时间显示通常采用2个十进制格式。

2.3 闹钟设置与触发机制
闹钟功能的实现需要额外的存储器和比较器。存储器用于保存用户设置的闹钟时间,比较器则不断比较当前时间和闹钟时间。当两者相等时,触发闹钟信号。

数学上,闹钟触发可以表示为一个条件判断:
(A = B)
其中,(A) 是当前时间,(B) 是设置的闹钟时间。当等式成立时,输出闹钟信号。

    在实际设计中,由于时间信号是连续变化的,而闹钟设置是静态的,因此需要使用边缘触发或定时检查的方式来检测时间匹配条件。

3.Verilog核心程序
````timescale 1ns / 1ps
module TEST();

reg i_clk; // 输入时钟
reg i_rst; // 异步复位信号

reg i_time_set; // 时间设置使能信号
reg [3:0] i_set_miao01; // 设置的秒的个位
reg [3:0] i_set_miao10; // 设置的秒的十位
reg [3:0] i_set_fen01; // 设置的分的个位
reg [3:0] i_set_fen10; // 设置的分的十位
reg [3:0] i_set_shi01; // 设置的时的个位
reg [3:0] i_set_shi10; // 设置的时的十位

reg i_set_clock; // 闹钟设置使能信号
reg [3:0] i_clock_fen01; // 闹钟设置的分的个位
reg [3:0] i_clock_fen10; // 闹钟设置的分的十位
reg [3:0] i_clock_shi01; // 闹钟设置的时的个位
reg [3:0] i_clock_shi10; // 闹钟设置的时的十位
wire o_clock_flager; // 闹钟标志输出,当时间匹配时为高电平

wire [3:0] o_miao01; // 输出的秒的个位
wire [3:0] o_miao10; // 输出的秒的十位
wire [3:0] o_fen01; // 输出的分的个位
wire [3:0] o_fen10; // 输出的分的十位
wire [3:0] o_shi01; // 输出的时的个位
wire [3:0] o_shi10; // 输出的时的十位

tops tops_u(
.i_clk (i_clk), // 输入时钟
.i_rst (i_rst), // 异步复位信号

.i_time_set     (i_time_set),            // 时间设置使能信号
.i_set_miao01   (i_set_miao01),   // 设置的秒的个位
.i_set_miao10   (i_set_miao10),   // 设置的秒的十位
.i_set_fen01    (i_set_fen01),    // 设置的分的个位
.i_set_fen10    (i_set_fen10),       // 设置的分的十位
.i_set_shi01    (i_set_shi01),    // 设置的时的个位
.i_set_shi10    (i_set_shi10),       // 设置的时的十位

.i_set_clock    (i_set_clock),           // 闹钟设置使能信号             
.i_clock_fen01  (i_clock_fen01),  // 闹钟设置的分的个位
.i_clock_fen10  (i_clock_fen10),  // 闹钟设置的分的十位
.i_clock_shi01  (i_clock_shi01),  // 闹钟设置的时的个位
.i_clock_shi10  (i_clock_shi10),  // 闹钟设置的时的十位
.o_clock_flager (o_clock_flager),    // 闹钟标志输出,当时间匹配时为高电平

.o_miao01       (o_miao01),       // 输出的秒的个位
.o_miao10       (o_miao10),       // 输出的秒的十位
.o_fen01        (o_fen01),        // 输出的分的个位
.o_fen10        (o_fen10),        // 输出的分的十位
.o_shi01        (o_shi01),        // 输出的时的个位
.o_shi10        (o_shi10)        // 输出的时的十位

);

always #5 i_clk = !i_clk;

initial begin
i_clk = 1'b1;
i_rst = 1'b1;

#1000
i_rst = 1'b0;

end
initial begin
i_time_set = 1'b0;
i_set_miao01 = 4'd0;
i_set_miao10 = 4'd0;
i_set_fen01 = 4'd0;
i_set_fen10 = 4'd0;
i_set_shi01 = 4'd0;
i_set_shi10 = 4'd0;
end

initial begin
i_set_clock = 1'b0;
i_clock_fen01 = 4'd0;
i_clock_fen10 = 4'd0;
i_clock_shi01 = 4'd0;
i_clock_shi10 = 4'd0;

#1000
i_set_clock   = 1'b1;//闹钟设置为15点40分
i_clock_fen01 = 4'd0;
i_clock_fen10 = 4'd4;
i_clock_shi01 = 4'd5;
i_clock_shi10 = 4'd1;

end
endmodule
```

相关文章
|
1月前
|
消息中间件 分布式计算 大数据
大数据-123 - Flink 并行度 相关概念 全局、作业、算子、Slot并行度 Flink并行度设置与测试
大数据-123 - Flink 并行度 相关概念 全局、作业、算子、Slot并行度 Flink并行度设置与测试
113 0
|
12天前
|
测试技术 API
在性能测试中,怎样设置合理的迭代次数?
在性能测试中,迭代次数的合理设置至关重要,它直接影响到测试结果的准确性和可靠性。
19 2
|
15天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
35 1
|
1月前
|
测试技术 Python
自动化测试项目学习笔记(一):unittest简单运行(初始化,清除,设置测试行为)
本文介绍了Python的unittest框架的基础用法,包括测试初始化(setup)、清除(tearDown)函数的使用,以及assertEqual和assertGreaterEqual等断言方法,并展示了如何创建测试用例,强调了测试函数需以test_开头才能被运行。
64 1
自动化测试项目学习笔记(一):unittest简单运行(初始化,清除,设置测试行为)
|
23天前
|
Web App开发 定位技术 iOS开发
Playwright 是一个强大的工具,用于在各种浏览器上测试应用,并模拟真实设备如手机和平板。通过配置 `playwright.devices`,可以轻松模拟不同设备的用户代理、屏幕尺寸、视口等特性。此外,Playwright 还支持模拟地理位置、区域设置、时区、权限(如通知)和配色方案,使测试更加全面和真实。例如,可以在配置文件中设置全局的区域设置和时区,然后在特定测试中进行覆盖。同时,还可以动态更改地理位置和媒体类型,以适应不同的测试需求。
Playwright 是一个强大的工具,用于在各种浏览器上测试应用,并模拟真实设备如手机和平板。通过配置 `playwright.devices`,可以轻松模拟不同设备的用户代理、屏幕尺寸、视口等特性。此外,Playwright 还支持模拟地理位置、区域设置、时区、权限(如通知)和配色方案,使测试更加全面和真实。例如,可以在配置文件中设置全局的区域设置和时区,然后在特定测试中进行覆盖。同时,还可以动态更改地理位置和媒体类型,以适应不同的测试需求。
24 1
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
48 4
|
1月前
|
存储 算法 数据处理
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统在原有的8PSK调制解调基础上,新增了高斯信道与误码率统计模块,验证了不同SNR条件下的8PSK性能。VIVADO2019.2仿真结果显示,在SNR分别为30dB、15dB和10dB时,系统表现出不同的误码率和星座图分布。8PSK作为一种高效的相位调制技术,广泛应用于无线通信中。FPGA凭借其高度灵活性和并行处理能力,成为实现此类复杂算法的理想平台。系统RTL结构展示了各模块间的连接与协同工作。
52 16
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现16QAM调制解调通信系统,使用Verilog语言编写,包括信道模块、误码率统计模块。通过设置不同SNR值(如8dB、12dB、16dB),仿真测试系统的误码性能。项目提供了完整的RTL结构图及操作视频,便于理解和操作。核心程序实现了信号的生成、调制、信道传输、解调及误码统计等功能。
47 3
|
18天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了256QAM调制解调算法的仿真效果及理论基础。使用Vivado 2019.2进行仿真,分别在SNR为40dB、32dB和24dB下生成星座图,并导入Matlab进行分析。256QAM通过将8比特数据映射到复平面上的256个点,实现高效的数据传输。Verilog核心程序包括调制、信道噪声添加和解调模块,最终统计误码率。
29 0
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
### 简介 本项目采用VIVADO 2019.2进行了十六进制相位移键控(16PSK)算法仿真,结果显示,在SNR=30dB时效果为Tttttttttttttt12,在SNR=20dB时效果为Tttttttttttttt34。系统RTL结构如Tttttttttttttt555555所示。16PSK是一种高效的相位调制技术,能在每个符号时间内传输4比特信息,适用于高速数据传输。其工作原理包括将比特流映射到16个相位状态之一(Tttttttttttttt777777),并通过匹配滤波和决策进行解调。具体Verilog核心程序见完整代码。
38 1
下一篇
无影云桌面