DDR4介绍01

简介: DDR4介绍01

DDR4(第四代双倍数据率同步动态随机存储器SDRAM)


关于内存方面知识,大部分人、包括我自己也不是很懂,希望此篇文章能起到点作用,做硬件的就得把相关专业知识学牢了,尤其是专业术语。


下面是DDR4知识做一次分享,之所以选择介绍DDR4,是因为现在DDR5的应用还较少,而DDR4的使用普遍,当然后面还会考虑介绍DDR3,下文中就有一部分是DDR4DDR3的对比,我们先把DDR4的硬件相关知识给吃透了。有错误或者更深了解的可以留言指正。


首先我们来了解下DDR4新特性


一:性能大幅提升:


DDR31600Mbps提升到DDR43200Mbps。理论速率可达到2倍。


640.png


二:低能耗,高能效:


  • 采用先进工艺技术,可以在提高性能、降低成本同时减少能耗。
  • 1.2V POD:采用低电压供电和伪开漏接口,可以降低功耗。

SDRAM

3.3V

DDR

2.5V

DDR2

1.8V

DDR3

1.5V

DDR4

1.2V

DDR5

1.1V


DDR3接口标准,短截线串联端接逻辑(Stub Series Termination Logic,SSTL)DDR4接口标准,“伪开漏”(PseudoOpen Drain,POD)进行了详细研究和异同比较。


640.png 


POD 作为 DDR4 新的驱动标准,最大的区别在于接收端的终端电压等于VDDQ; DDR3 所采用的 SSTL 接收端的终端电压为 VDDQ/2。

 

伪开漏(PODI/O缓冲


DDR4I/O缓冲已经从DDR3的推挽(push-pull)改成了伪开漏(pseudo open drain)模式;POD输出高时,接收端跟发送端两端电压是一样的,故而没有电流流动,只有当输出低的时候才会损耗能量,故可以做到减低开关电流,如若再使能DBI功能,可以更进一步节省开关电流,从而减低串扰,最终获得更好的眼图。


三:可靠性显著提高


增加写操作循环冗余检验(Write CRC)可帮助识别多位故障。

增加命令(CMD)、地址(ADD)通路的奇偶校验(Parity)发生故障。

相关文章
|
6月前
|
内存技术 Perl
MTK DDR不能兼容分析
MTK DDR不能兼容分析
76 0
DDR3L内存,12800S/12800R/12800L分别是什么意思?
DDR3L内存,12800S/12800R/12800L分别是什么意思?
515 0
|
6月前
|
存储 网络协议 安全
GE Fanuc IC695CPK400 RX3i PacSystem CPU模块
GE Fanuc IC695CPK400 RX3i PacSystem CPU模块
GE Fanuc IC695CPK400 RX3i PacSystem CPU模块
|
缓存 开发工具 内存技术
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(二)
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试
739 0
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(二)
|
存储 安全 测试技术
DDR时序
DDR时序
1315 0
DDR时序
|
芯片 内存技术
ZYNQ裸板:DDR篇
DDR是zynq的内存又可以叫做主存。是CPU能直接寻址的存储空间,没有DDR的话,运行内存只有很小的内部RAM,软件大小受限,也几乎没法跑操作系统。作为下一篇AXIDMA的基础知识提前做个准备,内容很简单这里就简单做一个读写测试,也可以当做验证下DDR是否都可以正常访问
581 0
ZYNQ裸板:DDR篇
|
芯片 异构计算 内存技术
FPGA - DDR IP配置
FPGA - DDR IP配置
267 0
FPGA - DDR IP配置
|
监控 开发工具 内存技术
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(一)
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试
962 0
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(一)
|
存储 内存技术