ADS1292R有心电波形但是数据两两相同的原因及解决方法

简介: 咸鱼最近在使用ADS1292R采集心电,采样率为250HZ,在电脑的绘制出心电图,直接看心电图没有什么问题,如下图所示:

    咸鱼最近在使用ADS1292R采集心电,采样率为250HZ,在电脑的绘制出心电图,直接看心电图没有什么问题,如下图所示:

640.jpg      但是在分析数据的时候,发现频域不正常。将心电数据复制到Excel表格之后,发现数据两两相同,心电波形放大之后发现也有锯齿。如下图所示:

640.png

640.jpg

   但是数据多了之后锯齿就不明显,如下图所示:

640.jpg

   将采样率提高为500Hz或者降低到125Hz,都是一样的情况,所以这个和采样率没有关系。既然能出来波形(虽然这个波形不准,但确实是心电波形),那说明寄存器配置没有问题。咸鱼就怀疑是读取数据的时机问题,在程序中是通过ADS1292R的数据中断进行读取的,当ADS1292R数据准备好之后会通过DRDY引脚发出中断信号,主控检测到中断之后就通过SPI接口读取数据。看了数据手册,DRDY引脚在数据准备好之后会变为低电平,读取数据则变为为高电平。数据手册中的引脚说明及时序图如下图所示:

640.jpg

640.jpg


   以上可以看出ADS1292R在采样好数据之后,DRDY引脚是由高电平变为低电平的(下降沿),所以主控MCU在配置中断触发时要配置为下降沿触发(FALLING),而在程序中设置的为上升沿触发(RISING),所以会出现数据两两相同的现象。如下图所示:

640.jpg

   修改之后,在看一下波形和数据,如下图所示:

640.jpg

   复制心电波形数据到Excel中,发现数据没有出现两两相同的情况,并且波形放大之后也很平滑,如下图所示:

640.png

640.jpg

   数据多了之后,心电波形更加平滑,如下图所示:

640.jpg

以上就是数据两两相同的原因,如果遇到这种现象就检查一下中断是否配置为下降沿触发


----------------------------- End -------------------------------

相关文章
|
5月前
|
数据采集 编解码 算法
基于同步矩阵的多通道脑电功能连接分析_kaic
基于同步矩阵的多通道脑电功能连接分析_kaic
|
5月前
|
存储 编解码 算法
【信道编码】2 卷积码、状态转移图、状态转移表、网格表示和码字路径
【信道编码】2 卷积码、状态转移图、状态转移表、网格表示和码字路径
188 1
|
算法 异构计算
m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
99 2
|
算法 异构计算
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
220 0
|
5月前
GEE——土地利用分类种两个矢量集合中不同列进行相减的方式(利用join进行连接处理)
GEE——土地利用分类种两个矢量集合中不同列进行相减的方式(利用join进行连接处理)
67 2
|
12月前
|
数据挖掘
跟着 NC 学作图 | 多组散点图+配对连线+差异分析
跟着 NC 学作图 | 多组散点图+配对连线+差异分析
181 0
|
算法 5G
m基于UWB信号的Rake接收性能matlab仿真,对比最大比合并,等增益合并,选择合并
m基于UWB信号的Rake接收性能matlab仿真,对比最大比合并,等增益合并,选择合并
184 1
|
算法 异构计算
m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
99 0
|
编解码 算法 异构计算
基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench
基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench
317 1
|
算法
m基于双UW序列的数据帧检测verilog实现,含testbench
m基于双UW序列的数据帧检测verilog实现,含testbench
277 0