【乌拉喵.教程】IIC总线介绍及FPGA编程(一)

本文涉及的产品
容器服务 Serverless 版 ACK Serverless,952元额度 多规格
容器服务 Serverless 版 ACK Serverless,317元额度 多规格
简介: 【乌拉喵.教程】IIC总线介绍及FPGA编程(一)

科技背景_副本 公众号_副本.png

最近将多年来收集到的教学视频、国内外图书、源码等整理整合拿出来,涉及arm、Linux、python、信号完整性、FPFA、DSP、算法、stm32、单片机、制图、电子模块、kali、出版社图书等。资料目前约1.5TB+。详情:


1.5TB+电子工程师资料详细介绍

https://b23.tv/7Kq7GMc


视频讲解:

【教程6】IIC总线介绍及FPGA编程-上

https://www.bilibili.com/video/BV1YZ4y1D7zr/


【教程6】IIC总线介绍及FPGA编程-下

https://www.bilibili.com/video/BV1SP4y1J7JS/


IIC总线介绍及FPGA编程


OC、OD是啥?

EEPROM、FLASH的区别

IIC总线规范

FPGA的IIC程序

①什么是OC、OD


OC门,又称集电极开路门,Open Collector,还有OD门(Open Drain,漏极开路门,对场效应管而言)。

 


AT24C02手册:


接线方法:


上拉电阻的阻值决定了逻辑电平转换的沿的速度。阻值越大,速度越低功耗越小。反之亦然。


OC OD介绍 - fuluoerde - 博客园


为什么只有OC、OD的接口才可以接到一起呢?


我们来看一个很常用的芯片,74LVC4245,这是一款实现3.3V信号与5V信号互转的芯片。

我们来看它管脚的输出电平:


它的管脚是有输出能力的,所以当把它输出的两个管脚接到一起,比如Pin3(A1)、Pin4(A2),如果一个输出高,一个输出低。那么就相当于Pin3=1=5V,Pin4=0=0V,可见相当于VCCA和GND短接了,所以它不能直接把两个管脚连接到一起。


好在这个芯片有OE控制脚,可以使管脚输出变为三态,也就是门阵中的高阻态Z。但设为高阻态后,这个芯片就失去了电平转换的能力,因为OE是output enable的意思么。那么这个功能干啥用呢?


在总线通讯中是有至关重要的作用的。


②EEPROM和Flash的区别


EEPROM的全称是“电可擦除可编程只读存储器”,即Electrically Erasable Programmable Read-Only Memory。


这种Rom的特点是可以随机访问和修改任何一个字节,可以往每个bit中写入0或者1。

详细结构介绍可以看:百度安全验证


Flash也是电擦除的Rom。但是为了区别于一般的按字节为单位的擦写的EEPROM,Flash擦除时不再以字节为单位,而是以块为单位,一次简化了电路,数据密度更高,降低了成本。Flash 的编程原理都是只能将 1 写为 0,而不能将 0 写为 1。所以在 Flash 编程之前,必须将对应的块擦除,而擦除的过程就是把所有位都写为 1 的过程。


③IIC总线规范(以EEPROM AT24C02为例讲解)


所有的数据读写操作,都必须由发送器,也就是IIC主控制器发起。


IIC总线中,SCL是单向的,是由主控制器产生的,SDA是双向的。


把这个举个例子,IIC总线就好比一条电话线,电话线串起了领导、员工两种人的电话机,领导(IIC控制器)只能有一个,员工(IIC从设备)可以有很多个。电话只能由领导打给员工,员工不能打给领导,代表了IIC总线读写的操作的发起者必须是IIC控制器。当电话拨通了,员工和领导之间可以说话了,这个说话就是双向的了,互相说。


字节写操作:


中文说明:



英文说明:


下面把上面的图详细拆解,说明。

在总线空闲,也就是主IIC控制器和从IIC设备之间没有数据通讯时,SCL和SDA是都为高电平的。

当IIC主控制器要发起读写操作时,要先发起起始。

Ⅰ.起始条件,称为Start,要求在SCL为高电平时,SDA产生下降沿。

II.起始之后,开始发送器件地址,器件地址就是类似的在给总线上的IIC从设备起名字。

还是接着前面的例子,领导用电话线与多个员工通讯,电话又必须得领导来打,那领导怎么知道要和哪个员工通话嘞?那就把每个员工的电话分个电话号码呗,和现在的座机一样。这个电话号码就是IIC的器件地址。


我们看AT24C02的器件地址是啥。

再找一个IIC设备的地址,一个RTC芯片PCF8563的:

首先发现,最后一位都是R/Wn,也就是这个从设备器件地址的最低位Bit0,是作为读写控制位来使用的。设为1为从IIC从设备中读数据,设为0为往IIC从设备写数据。


其次,还能发现PCF8563的器件地址是固定的为“1010001x”,AT24C02的器件地址高四位是固定的1010,但是bit3~bit1却是A2~A0,不是一个确定值,那么这个A2~A0是什么?是芯片的硬件管脚:

同时,我们又发现了一件事情,就是PCF8563的器件地址,和AT24C02的器件地址是会冲突的。

image.png

所以也就是说,如果IIC总线既挂PCF8563,又挂AT24C02时,A2~A0的管脚配置就不能配成001,不然一个IIC总线上就会出现两个地址为“1010 001x”的设备,也就是电话线上有两个同一个电话号码的电话机,就乱了。


III.ACK应答位


Ack简单讲就是打电话中,听电话的人,在听完说话人的话之后“嗯”了那么一下。不要去机械的记忆谁给谁去ack,去按照打电话的情形去理解这件事。领导给员工说完,员工要“嗯”一下,员工给领导说完,领导也要“嗯”一下。领导给员工,就是IIC主控去写从设备,员工给领导就是,IIC主控去读从设备,从设备返回数据给IIC主控。


这里我们在说IIC控制器的写操作,所以ack应该是从设备返回给控制器的。


在scl采样中,SDA保持低电平,认为有ack。

IV.字地址(寄存器地址)


IIC总线上的器件地址发送了,选通了IIC从设备,下面要操作器件内部寄存器了。


这里就是把要操作的寄存器地址告诉IIC从设备。


操作方式就与发送器件地址类似了,但是这个地址长度是会变的,因为8bit长可以访问28=256个地址,如果比256个寄存器还要多,那就访问不全了。所以这里长度是变的。


V.数据

数据和写器件地址,字地址一样,操作方式一致,所以这里把SCL、SDA的位传输补充一下。

也就是我们可以认为,在SCL高时,SDA上的电平值就是我们要传输的数据值。SCL下降沿后,SDA的电平才能发生变化。这个对于FPGA来说,比较靠谱的方式就是在SCL高电平时的中间位置采样SDA(FPGA作为IIC主控时),在SCL的下降沿产生后使SDA发生变化(FPGA作为IIC从设备时)。

VIStop

与start正好相反。要求在SCL为高电平时,SDA产生上升沿。

连续写:

字节读:

其实这个时序前面(标黄)的部分,就是往IIC从设备里的读数据地址寄存器里写入了要读取数据的地址。后面当进行读时,IIC从设备就根据这个写入的地址,去取自己ROM里的数据,再返回给IIC控制器。

连续读:

这个连续读啥时候结束呢?当IIC控制器不再应答,也就是不给IIC从设备ACK之后,连续读就结束了。



相关文章
|
3月前
|
存储 算法 数据处理
FPGA:可编程逻辑设备的领军者及其在数字信号处理中的应用
FPGA:可编程逻辑设备的领军者及其在数字信号处理中的应用
61 2
|
3月前
|
存储 算法 测试技术
FPGA(现场可编程门阵列)技术概述及其应用实例
FPGA(现场可编程门阵列)技术概述及其应用实例
|
3月前
|
编解码 算法 网络协议
FPGA:引领数字时代的可编程逻辑器件
FPGA:引领数字时代的可编程逻辑器件
63 4
|
3月前
|
存储 算法 计算机视觉
FPGA:可编程逻辑器件的探索与实践
FPGA:可编程逻辑器件的探索与实践
79 1
|
3月前
|
人工智能 算法 自动驾驶
FPGA:可编程逻辑器件的新篇章
FPGA:可编程逻辑器件的新篇章
|
3月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
111 7
|
3月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
141 2
|
3月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
3月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
39 1
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
33 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块

热门文章

最新文章