ABB FAN D2D160-CE02-11 多核处理也影响了现代计算软件开发的能力

简介: ABB FAN D2D160-CE02-11 多核处理也影响了现代计算软件开发的能力

ABB FAN D2D160-CE02-11 多核处理也影响了现代计算软件开发的能力
多核处理也影响了现代计算软件开发的能力。使用新语言编程的开发人员可能会发现他们的现代语言不支持多核功能。这就需要使用数字图书馆来访问用像C和FORTRAN语言,它执行数学计算的速度比较新的语言如C#。英特尔的MKL和AMD的ACML是用这些本地语言编写的,并利用了多核处理的优势。在处理器之间平衡应用程序工作负载可能会有问题,尤其是当它们具有不同的性能特征时。有不同的概念模型来处理这个问题,例如使用协调语言和程序构建块(编程库或高阶函数)。对于每种处理器类型,每个模块可以有不同的本机实现。用户只需使用这些抽象进行编程,智能编译器会根据上下文选择最佳实现。[20]

管理的并发在开发并行应用程序中占据中心位置。设计并行应用程序的基本步骤是:

分割
设计的划分阶段旨在为并行执行提供机会。因此,焦点在于定义大量的小任务,以产生所谓的问题的细粒度分解。
沟通
由分区生成的任务旨在并发执行,但通常不能独立执行。在一个任务中执行的计算通常需要与另一个任务相关联的数据。然后,数据必须在任务之间传输,以便允许计算继续进行。这种信息流是在设计的沟通阶段指定的。
结块
在第三阶段,发展从抽象走向具体。开发人员重新审视在划分和通信阶段所做的决策,以期获得一种能够在某类并行计算机上高效执行的算法。特别是,开发人员考虑组合或聚集由划分阶段确定的任务是否有用,以便提供数量更少、规模更大的任务。他们还决定是否值得复制数据和计算。
绘图
在并行算法设计的第四个也是最后一个阶段,开发人员指定每个任务的执行位置。在提供自动任务调度的单处理器或共享内存计算机上不会出现这种映射问题。
HIMA X-FAN1003 993201013 (4).jpg

相关文章
|
3月前
|
人工智能 缓存 并行计算
技术改变AI发展:Ada Lovelace架构解读及RTX 4090性能测试分析(系列三)
简介:随着人工智能(AI)的迅速发展,越来越多的应用需要巨大的GPU计算资源。Ada lovelace(后面简称Ada)是NVIDIA最新的图形处理器架构,随2022年9月20日发布的RTX 4090一起公布。
136965 62
技术改变AI发展:Ada Lovelace架构解读及RTX 4090性能测试分析(系列三)
|
3月前
AC/DC电源模块实现更大的输出功率有几个关键因素需要考虑和优化
AC/DC电源模块实现更大的输出功率有几个关键因素需要考虑和优化
|
9月前
|
缓存 测试技术 数据中心
【计算机架构】计算 CPU 动态功耗 | 集成电路成本 | SPEC 基准测试 | Amdahl 定律 | MIPS 性能指标
【计算机架构】计算 CPU 动态功耗 | 集成电路成本 | SPEC 基准测试 | Amdahl 定律 | MIPS 性能指标
345 0
|
10月前
|
前端开发 芯片
【芯片前端】基于DC综合的逻辑深度与cell count汇总:乘法器
【芯片前端】基于DC综合的逻辑深度与cell count汇总:乘法器
132 0
|
9月前
|
算法 编译器
【计算机架构】响应时间和吞吐量 | 相对性能 | 计算 CPU 时间 | 指令技术与 CPI | T=CC/CR, CC=IC*CPI
【计算机架构】响应时间和吞吐量 | 相对性能 | 计算 CPU 时间 | 指令技术与 CPI | T=CC/CR, CC=IC*CPI
779 1
|
3月前
|
算法
AC/DC电源模块设计原理、优化技术和应用案例三个方面进行阐述
AC/DC电源模块是一种将交流电转换成直流电的设备,广泛应用在各种电子设备中。其设计和优化是为了提高转换效率、降低功耗和提高性能稳定性。本文将从设计原理、优化技术和应用案例三个方面进行阐述。
AC/DC电源模块设计原理、优化技术和应用案例三个方面进行阐述
|
3月前
AC/DC电源模块如何做到更大的输出功率
提升AC/DC电源模块输出功率的关键在于:优化变压器设计,采用高效磁芯材料和多级结构;选择低损耗、高开关频率的功率开关器件,如MOSFET、IGBT,并行或串联使用;强化散热系统以保证高温下稳定工作;以及选取高效电源拓扑结构。这些方法满足高功率需求,提升模块性能和可靠性。
|
存储 芯片 异构计算
快速入门数字芯片设计,UCSD ECE111(三)System Verilog时序逻辑(上)
快速入门数字芯片设计,UCSD ECE111(三)System Verilog时序逻辑
88 0
|
存储 芯片
快速入门数字芯片设计,UCSD ECE111(三)System Verilog时序逻辑(下)
快速入门数字芯片设计,UCSD ECE111(三)System Verilog时序逻辑(下)
80 0
|
10月前
|
前端开发 芯片
【芯片前端】基于DC综合的逻辑深度与cell count汇总:加法器
【芯片前端】基于DC综合的逻辑深度与cell count汇总:加法器