数字逻辑电路设计实验:加法器

简介: 数字逻辑电路设计实验:加法器
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity adder is
  port(a,b,ci:in std_logic;
    co,sum:out std_logic);
end adder;
architecture Behavioral of adder is
  begin
    sum<=(a xor b) xor ci;
    co<=((a xor b) and ci)or(a and b);
  end Behavioral;


目录
相关文章
|
存储 传感器 物联网
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识
|
人工智能 BI C语言
5.2.1_电路的基本原理、加法器设计
计算机组成原理之电路的基本原理、加法器设计
259 0
5.2.1_电路的基本原理、加法器设计
409计算机组成原理学习笔记——运算方法和运算电路(二)
409计算机组成原理学习笔记——运算方法和运算电路(二)
299 1
409计算机组成原理学习笔记——运算方法和运算电路(二)
数字逻辑电路实验:基本电子钟
数字逻辑电路实验:基本电子钟
90 0
数字逻辑电路设计实验:七段数码管译码器
数字逻辑电路设计实验:七段数码管译码器
116 0
|
传感器 数据采集 算法
单片机数字滤波算法一些分享-实践思考
单片机数字滤波算法一些分享-实践思考
126 0
单片机数字滤波算法一些分享-实践思考
|
Java
一款设计和模拟数字逻辑电路的LogiSim工具
Logisim是一种用于设计和模拟数字逻辑电路的教育工具。凭借其简单的工具栏界面和构建它们时的电路仿真,它非常简单,有助于学习与逻辑电路相关的最基本概念。由于能够从较小的子电路构建更大的电路,并通过鼠标拖动来绘制电线束。
325 0
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
149 0
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
|
算法
FPGA-设计一个定点乘法器(原码一位乘法器)
FPGA-设计一个定点乘法器(原码一位乘法器)
331 0
FPGA-设计一个定点乘法器(原码一位乘法器)