基于TI DSP TMS320C6657、XC7Z035的高速数据处理核心板

简介: TI DSP TMS320C6657+XC7Z035的高速数据处理核心板由广州星嵌电子科技有限公司自主研发,包含一片TI DSP TMS320C6657和一片Xilinx ZYNQ-7000 SoC 处理器XC7Z035-2FFG676I。适用于无人机蜂群、软件无线电系统,基带信号处理,无线仿真平台,高速图像采集、处理等领域。

一、板卡概述

TI DSP TMS320C6657+XC7Z035的高速数据处理核心板由广州星嵌电子科技有限公司自主研发,包含一片TI DSP TMS320C6657和一片Xilinx ZYNQ-7000 SoC 处理器XC7Z035-2FFG676I。适用于无人机蜂群、软件无线电系统,基带信号处理,无线仿真平台,高速图像采集、处理等领域。

图1 核心板正面图.png

二、核心板技术指标

DSP 处理器型号TI TMS320C6657CZHA25,2核C66x,主频1.25GHz
ZYNQ Xilinx XC7Z035-2FFG676I2x ARM Cortex-A9,主频 800MHz(-2)/1GHz(-3),2.5DMIPS/MHz 1x Kintex-7 架构可编程逻辑资源
FLASH ZYNQ PL端:64MBytes SPI FLASH
DSP端:32MBytes SPI FLASH
RAM PS端:32bit DDR 总线,1GByte DDR3DSP端:32bit DDR 总线,1GByte DDR3
EEPROM DSP端:1Mbits
温度传感器 DSP端:TMP102AIDRLT
OSC PS端:33.33MHz
CDCM6208 DSP端:100MHz CORECLK、100MHz DDRCLK和250MHz SRIOSGMIICLKZYNQ PL端:100MHz SYSCLK、100MHz MGTREFCLK1_111、100MHz MGTREFCLK0_112和125MHz MGTREFCLK0_111B2B输出:100MHz EXTCLK
B2B Connector 1x 300pin 公座 B2B 连接器,1x 180pin 公座 B2B 连接器,1x 40pin 公座 B2B 连接器,共 520pin,间距 0.5mm,合高5.0mm
LED 1x 电源指示灯
1x DSP 端用户可编程指示灯
1x PS 端用户可编程指示灯
1x PL 端 DONE 指示灯
PHY USB PHY
10/100/1000M Ethernet PHY
GPIO 1x GPIO, 单端(6 个)+ 差分对(72对),或 150 个单端GPIO

三、芯片介绍

1.DSP芯片介绍

DSP采用TI新一代DSP,拥有两个 TMS320C66x ™ DSP内核子系统(CorePacs),每个系统都拥有1.25GHz C66x定点/浮点CPU内核。1.25GHz时,定点运算速度为40GMAC/内核。针对浮点@1.25GHz的20GFLOP/内核。

  1. FPGA芯片介绍

Xilinx 公司Zynq SoC系列FPGA XC7Z035-2FFG676I为主芯片,XC7Z035 PS端2x ARM Cortex-A9,主频 800MHz(-2),2.5DMIPS/MHz ,PL端1x Kintex-7 架构可编程逻辑资源,Logic Cells:275K;

四、供电要求

电压:12V直流供电

五、 软件系统

1) 支持DSP DDR3读写。

2) 支持DSP千兆网络传输。

3) 支持DSP EMIF Norflash引导方式。

4) 支持FPGA BPI FLAS启动

5) 支持DSP NAND FLASH读写。

6) 支持DSP IIC测试。

5) 支持FPGA DDR3控制。

6) 支持DSP与FPGA间SPI、GPIO、SRIO、UPP、UART、McBSP通信。

六、机械尺寸图:

PCB 尺寸:110mm x 75mm

PCB 层数:16

板厚:2mm

安装孔数量:4个

机械尺寸图.png

七、应用领域

无人机蜂群、软件无线电、图像数据采集、工业检测、广播电视等。

TMS320C6657功能框图.png

相关文章
|
4月前
|
芯片 异构计算
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管(一)
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管
104 2
|
4月前
|
芯片 异构计算
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管(三)
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管
127 4
|
23天前
|
编解码 前端开发 芯片
全国产化用于生物电测量的低功耗双通道模拟前端芯片 Low-Power, 2-Channel AFE for Biopotential Measurement
这款低功耗双通道模拟前端芯片专为生物电测量设计,集成两个低噪声放大器与24位高精度ADC,支持125至8k SPS的数据速率及多种增益设置。工作电压2.7至3.3V,内置RLD、断线检测等功能,并具备SPI接口。适用于穿戴式健康监测设备、运动智能装备及医疗仪器,如心电图监测。提供TQFP(32)与VQFN(32)封装选项,尺寸紧凑,满足便携与小型化需求。
|
2月前
|
异构计算
FPGA强化(9):TFT_LCD液晶屏驱动
FPGA强化(9):TFT_LCD液晶屏驱动
17 0
|
4月前
|
传感器 芯片
PCF8574芯片介绍及驱动方法
PCF8574芯片介绍及驱动方法
255 0
|
4月前
|
存储 芯片 异构计算
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管(二)
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管
|
传感器 5G 数据处理
ZYNQ(FPGA)与DSP之间GPIO通信
基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板,由核心板与评估底板组成。 DSP采用 TMS320C6657 双核C66x 定点/浮点,每核主频1GHz/1.25GHz。 Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ,28nm可编程逻辑资源。
ZYNQ(FPGA)与DSP之间GPIO通信
|
数据采集 数据处理 异构计算
ZYNQ(FPGA)与DSP之间SRIO通信实现
XQ6657Z35-EVM多核开发板通过SPI、EMIF16、uPP、SRIO 通信接口将DSP 与Zynq 结合在一起,组成DSP+Zynq 架构,实现了需求独特、灵活、功能强大的DSP+Zynq 高速数据采集处理系统。
ZYNQ(FPGA)与DSP之间SRIO通信实现
|
存储 编解码 芯片
ZYNQ裸板:LHB155304-RT篇
1553总线是一种指令/响应式串行总线标准,除了作为美军标在国外广泛应用于军用飞机坦克、船舶、卫星、导弹等领域,在国内已得到了广泛的应用。抗干扰能力强实时性好,且拥有着双冗余备份设计,数据传输极为可靠。就我个人认知来看,常见的实现形式一种是通过专用的接口协议芯片,相对比较简单集成度高;另一种是IP核,非常考验逻辑和软件设计的功底。此次工程选用了前者,LHB15530接口芯片,在不改变原有传输方式的前提下,突破了原有的1Mb/s的传输速率,可达4Mb/s,也能满足绝大部分应用场景。
424 0
ZYNQ裸板:LHB155304-RT篇
|
监控 网络协议