神器你值得拥有——CoolFormat代码一键自动格式化工具,支持Verilog

简介: 神器你值得拥有——CoolFormat代码一键自动格式化工具,支持Verilog

前言

之前我分享过一个代码自动格式化插件: AStyle,用过Keil的朋友应该都会安装这个插件吧!它没有图形化界面,只能作为插件在IDE中使用,还需要配置使用参数等,支持的编程语言也比较有限。


特别是不支持Verilog,我去年曾和AStyle的作者Jim Pattee提过建议,看是否能添加Verilog的支持,得到的答复是不能添加。

640.jpg


笔者工作中会使用到 Verilog,虽然代码风格还算可以,但还是一直在寻找一款能自动格式化Verilog的工具,终于我在B站 全栈大佬稚晖君 的桌面工具分享视频中,发现了一款代码格式化工具——Cool Format,这是一款国人开发的开源的神器,支持图形化界面或者作为插件集成在IDE中,支持多种语言:

C\C++\C#\CSS\HTML\Java\JavaScript\JSON\Objective-C\PHP\SQL\XML\Verilog\VHDL

640.png


最重要的一点,作者在2018年增加了对FPGA开发语言—Verilog\VHDL的格式化支持


CoolFormat介绍

  • 界面采用Office 2010风格,如果你经常使用Office,对这个软件应该非常亲切
  • 支持快速单文件格式,选中部分格式化,或者文件夹多个文件批量格式化
  • 代码风格可选ANSI、K&R、GNU等标准代码格式,也可以自定义代码风格
  • 可以对代码着色,用于网页或博客显示
  • 支持命令行操作,可以用于集成到IDE中作为插件使用
  • 免安装,单文件双击即可运行

640.jpg


更多的使用方法,可以参考:

https://blog.csdn.net/akof1314/article/details/8029438


使用方法

使用方法非常简单,直接打开源文件,或者导入包含源文件的文件夹,点击一下格式化按钮就可以了,速度还是非常快的。

640.gif


如果想在Keil等集成开发环境中作为插件来使用,可以使用-f 文件名参数来格式化源文件。


以Keil为例:


  1. 添加一个插件

640.jpg


  1. 配置CoolFormat参数

640.jpg


在Keil中,!E表示当前文件。


  1. 使用方法

打开要格式化的.c文件,点击Tools->CoolFormat工具,来一键自动格式化当前文件。

640.gif


目录
相关文章
|
5月前
|
异构计算
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
|
7月前
|
自然语言处理 IDE 开发工具
利用codeGeex在IDE中自动写注释、自动补充简单编码。
利用codeGeex在IDE中自动写注释、自动补充简单编码。
253 2
|
6月前
|
文字识别 Linux 数据安全/隐私保护
掌握计算机自动化:Pyperclip与CnOCR详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
掌握计算机自动化:Pyperclip与CnOCR详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
|
6月前
|
编解码 机器人 关系型数据库
掌握计算机自动化:PyAutoGUI库详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
掌握计算机自动化:PyAutoGUI库详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
|
7月前
|
编解码 IDE 开发工具
QT案例IDE编写 -- 通过枚举实现编码切换
QT案例IDE编写 -- 通过枚举实现编码切换
61 0
|
7月前
|
JavaScript 前端开发
5款MicrosoftEdge扩展推荐(亲测有用 极力推荐
5款MicrosoftEdge扩展推荐(亲测有用 极力推荐
221 0
5款MicrosoftEdge扩展推荐(亲测有用 极力推荐
|
Unix Linux 编译器
编写Linux设备驱动程序的注意事项
编写Linux设备驱动程序的注意事项
|
前端开发 JavaScript 编译器
2023年了,来试试前端格式化工具
eslint 使用eslint的生态链来规范开发者对js/ts基本语法的规范。防止团队的成员乱写. 这里主要使用到的eslint的包有以下几个: 使用的以下语句来按照依赖: 接下来需要对eslint的
|
安全 Java C#
c++代码格式化工具神器AStyle介绍
c++代码格式化工具神器AStyle介绍
Verilog语法入门(十三)测试文件
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
279 0