【UCIe】FDI & RDI 接口信号释义

简介: 【UCIe】FDI & RDI 接口信号释义

1. 概述


       在 UCIe 分层结构中,FDI 是 UCIe Protocol Layer 与 D2D Adapter 之间的接口,RDI 是 D2D Adapter 与 Physical Layer 之间的接口。RDI 接口共有 32 个信号,FDI 接口共有 50 个信号。RDI 接口有的信号 FDI 接口中也一定有,但 FDI 接口有的信号 RDI 接口不一定有。


按照功能分类,FDI 及 RDI 接口信号大致分为以下几类:


  1.    Clock


  1.    Mainband 数据传输


  1.    Sideband 数据传输


  1.    Flow Control 相关信号


  1.    链路状态、功耗状态管理相关握手信号


  1.    错误上报信号


  1.    DLLP 数据传输(FDI 独有)


  1.    协商后的链路速率、宽度、协议及 Flit 格式上报(FDI 独有)




2. 信号列表


具体的信号列表如下表所示:


▼ 表 1:FDI 及 RDI 信号列表及其释义


image.png

image.png

image.png

image.png



注:


    ↓ :从上层到下层,对 FDI 为 Protocol Layer → D2D Adapter,对 RDI 为 D2D Adapter → Physical Layer。


    ↑ :从下层到上层,对 FDI 为 D2D Adapter → Protocol Layer,对 RDI 为 Physical Layer → D2D Adapter。


   FR:FDI 及 RDI 共有的信号。


   FO: FDI 独有的信号。




3. 参考


   UCIe Spec r1.0, Chapter 8



目录
相关文章
|
算法 异构计算
m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench
m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench
156 0
|
网络性能优化
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
ZYNQ-AXI总线的信号接口要求以及时序关系
ZYNQ-AXI总线的信号接口要求以及时序关系
695 0
ZYNQ-AXI总线的信号接口要求以及时序关系
|
7月前
|
NoSQL Linux 程序员
【linux进程信号(一)】信号的概念以及产生信号的方式
【linux进程信号(一)】信号的概念以及产生信号的方式
|
算法 异构计算
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
250 0
|
移动开发 算法 异构计算
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
309 1
|
算法 异构计算 Windows
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
318 1
|
算法 异构计算
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
388 0
|
算法 数据安全/隐私保护 芯片
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
345 0
|
算法 测试技术 开发工具
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
358 0