我们经常把前三个步骤统称为编译了。我们具体分析：gcc -o test a.c b.c这条命令
它们要经过下面几个步骤：
1）对于a.c：执行：预处理 编译 汇编 的过程，a.c ==>xxx.s ==>xxx.o 文件。
2）对于b.c：执行：预处理 编译 汇编 的过程，b.c ==>yyy.s ==>yyy.o 文件。
3）最后：xxx.o和yyy.o链接在一起得到一个test应用程序。
提示：gcc -o test a.c b.c -v ：加上一个**‘-v’**选项可以看到它们的处理过程，
第一次编译 a.c 得到 xxx.o 文件，这是很合乎情理的， 执行完第一次之后，如果修改 a.c 又再次执行：gcc -o test a.c b.c，对于 a.c 应该重新生成 xxx.o，但是对于 b.c 又会重新编译一次，这完全没有必要，b.c 根本没有修改，直接使用第一次生成的 yyy.o 文件就可以了。
缺点：对所有的文件都会再处理一次，即使 b.c 没有经过修改，b.c 也会重新编译一次，当文件比较少时，这没有没有什么问题，当文件非常多的时候，就会带来非常多的效率问题如果文件非常多的时候，我们，只是修改了一个文件，所用的文件就会重新处理一次，编译的时候就会等待很长时间。
对于这些源文件，我们应该分别处理，执行：预处理 编译 汇编，先分别编译它们，最后再把它们链接在一次，比如：
编译：
gcc -o a.o a.c gcc -o b.o b.c
链接：
gcc -o test a.o b.o
比如：上面的例子，当我们修改a.c之后,a.c会重现编译然后再把它们链接在一起就可以了。b.c
就不需要重新编译。
那么问题又来了，怎么知道哪些文件被更新了/被修改了？
比较时间：比较 a.o 和 a.c 的时间，如果a.c的时间比 a.o 的时间更加新的话，就表明 a.c 被修改了，同理b.o和b.c也会进行同样的比较。比较test和 a.o,b.o 的时间，如果a.o或者b.o的时间比test更加新的话，就表明应该重新生成test。Makefile
就是这样做的。我们现在来写出一个简单的Makefile:
makefie最基本的语法是规则，规则：
目标 : 依赖1 依赖2 ...
[TAB]命令
当“依赖”比“目标”新，执行它们下面的命令。我们要把上面三个命令写成makefile规则，如下：
test ：a.o b.o //test是目标，它依赖于a.o b.o文件，一旦a.o或者b.o比test新的时候， 就需要执行下面的命令，重新生成test可执行程序。 gcc -o test a.o b.o a.o : a.c //a.o依赖于a.c，当a.c更加新的话，执行下面的命令来生成a.o gcc -c -o a.o a.c b.o : b.c //b.o依赖于b.c,当b.c更加新的话，执行下面的命令，来生成b.o gcc -c -o b.o b.c
我们来作一下实验：
在改目录下我们写一个Makefile文件：
文件：Makefile
1 test:a.o b.o 2 gcc -o test a.o b.o 3 4 a.o : a.c 5 gcc -c -o a.o a.c 6 7 b.o : b.c 8 gcc -c -o b.o b.c
上面是makefile中的三条规则。makefile,就是名字为“makefile”的文件。当我们想编译程序时，直接执行make命令就可以了，一执行make命令它想生成第一个目标test可执行程序,
如果发现a.o 或者b.o没有，就要先生成a.o或者b.o，发现a.o依赖a.c，有a.c但是没有a.o,他就会认为a.c比a.o新，就会执行它们下面的命令来生成a.o，同理b.o和b.c的处理关系也是这样的。
如果修改a.c ，我们再次执行make，它的本意是想生成第一个目标test应用程序,它需要先生成a.o,发现a.o依赖a.c(执行我们修改了a.c)发现a.c比a.o更加新，就会执行gcc -c -o a.o
a.c命令来生成a.o文件。b.o依赖b.c，发现b.c并没有修改，就不会执行gcc -c -o b.o
b.c来重新生成b.o文件。现在a.o b.o都有了，其中的a.o比test更加新，就会执行 gcc -o
test a.ob.o来重新链接得到test可执行程序。所以当执行make命令时候就会执行下面两条执行：
gcc -c -o a.o a.c gcc -o test a.o b.o
我们第一次执行make的时候，会执行下面三条命令(三条命令都执行)：
gcc -c -o a.o a.c gcc -c -o b.o b.c gcc -o test a.o b.o
再次执行make 就会显示下面的提示：
make: `test' is up to date.
我们再次执行make就会判断Makefile文件中的依赖，发现依赖没有更新，所以目标文件就不会重现生成，就会有上面的提示。当我们修改a.c后，重新执行make,
就会执行下面两条指令：
gcc -c -o a.o a.c gcc -o test a.o b.o
我们同时修改a.c b.c，执行make就会执行下面三条指令。
gcc -c -o a.o a.c gcc -c -o b.o b.c gcc -o test a.o b.o
a.c文件修改了，重新编译生成a.o, b.c修改了重新编译生成b.o，a.o,b.o都更新了重新链接生成test可执行程序，makefile的规则其实还是比较简单的。规则是Makefie的核心，
执行make命令的时候，就会在当前目录下面找到名字为：Makefile的文件，根据里面的内容来执行里面的判断/命令。
4.2 Makefile的语法
本节我们只是简单的讲解Makefile的语法，如果想比较深入
学习Makefile的话可以：
a. 百度搜 “gnu make 于凤昌”。
b. 查看官方文档: http://www.gnu.org/software/make/manual/
a. 通配符
假如一个目标文件所依赖的依赖文件很多，那样岂不是我们要写很多规则，这显然是不合乎常理的
我们可以使用通配符，来解决这些问题。
我们对上节程序进行修改代码如下：
test: a.o b.o gcc -o test $^ %.o : %.c gcc -c -o $@ $<
%.o：表示所用的.o文件
%.c：表示所有的.c文件
$@：表示目标
$<：表示第1个依赖文件
$^：表示所有依赖文件
我们来在该目录下增加一个 c.c 文件，代码如下：
#include <stdio.h> void func_c() { printf("This is C\n"); }
然后在main函数中调用修改Makefile，修改后的代码如下：
test: a.o b.o c.o gcc -o test $^ %.o : %.c gcc -c -o $@ $<
执行：
make
结果：
gcc -c -o a.o a.c gcc -c -o b.o b.c gcc -c -o c.o c.c gcc -o test a.o b.o c.o
运行：
./test
结果：
This is B This is C
b. 假想目标: .PHONY
1.我们想清除文件，我们在Makefile的结尾添加如下代码就可以了：
clean: rm *.o test
*1）执行 make ：生成第一个可执行文件。
*2）执行 make clean : 清除所有文件，即执行： rm *.o test。
make后面可以带上目标名，也可以不带，如果不带目标名的话它就想生成第一个规则里面的第一个目标。
2.使用Makefile
执行：make [目标] 也可以不跟目标名，若无目标默认第一个目标。我们直接执行make的时候，会在makefile里面找到第一个目标然后执行下面的指令生成第一个目标。当我们执行 make clean 的时候，就会在 Makefile 里面找到 clean 这个目标，然后执行里面的命令，这个写法有些问题，原因是我们的目录里面没有 clean 这个文件，这个规则执行的条件成立，他就会执行下面的命令来删除文件。
如果：该目录下面有名为clean文件怎么办呢？
我们在该目录下创建一个名为 “clean” 的文件，然后重新执行：make然后make
clean，结果(会有下面的提示：)：
make: \`clean' is up to date.
它根本没有执行我们的删除操作，这是为什么呢？
我们之前说，一个规则能过执行的条件：
*1)目标文件不存在
*2)依赖文件比目标新
现在我们的目录里面有名为“clean”的文件，目标文件是有的，并且没有
依赖文件，没有办法判断依赖文件的时间。这种写法会导致：有同名的"clean"文件时，就没有办法执行make clean操作。解决办法：我们需要把目标定义为假象目标，用关键子PHONY
.PHONY: clean //把clean定义为假象目标。他就不会判断名为“clean”的文件是否存在，
然后在Makfile结尾添加.PHONY: clean语句，重新执行：make clean，就会执行删除操作。
C. 变量
在makefile中有两种变量：
1), 简单变量(即使变量)：
A := xxx # A的值即刻确定，在定义时即确定
对于即使变量使用 “:=” 表示，它的值在定义的时候已经被确定了
2）延时变量
B = xxx # B的值使用到时才确定
对于延时变量使用“=”表示。它只有在使用到的时候才确定，在定义/等于时并没有
确定下来。
想使用变量的时候使用“$”来引用，如果不想看到命令是，可以在命令的前面加上"@"符号，就不会显示命令本身。当我们执行make命令的时候，make这个指令本身，会把整个Makefile读进去，进行全部分析，然后解析里面的变量。常用的变量的定义如下：
:= # 即时变量
= # 延时变量
?= # 延时变量, 如果是第1次定义才起效, 如果在前面该变量已定义则忽略这句
\+= # 附加, 它是即时变量还是延时变量取决于前面的定义
?=: 如果这个变量在前面已经被定义了，这句话就会不会起效果，
实例：
A := $(C) B = $(C) C = abc #D = 100ask D ?= weidongshan all: @echo A = $(A) @echo B = $(B) @echo D = $(D) C += 123
