​如何打造一款高效率的Verilog编辑器

简介: ​如何打造一款高效率的Verilog编辑器

简介

做FPGA开发的一般都不会使用IDE环境自带的编辑器,一是因为界面不够美观,二是自动补全功能不够完善,编码效率太低。而我经常使用的是Notepad++,支持Verilog语法高亮和最基本的关键字补全,但是对于一些经常使用的模块,需要手动重复性的输入还不够完善,最近偶然发现一款插件,可以根据输入的关键字,自动生成一部分代码片段,非常方便。它就是Finger Text,Notepad++的一款扩展插件。


通过创建多个关键字和代码片段,可以大大提高编码效率,节省编码时间,让开发人员把更多的时间投入到设计和调试过程。支持以下基本功能:

  • 触发键默认为TAB,可自行设置
  • 根据指定的关键字,自动输入所对应的代码片段
  • 支持系统关键字补全,日期、时间、文件名、文件路径等
  • 支持触发调用系统控制台命令
  • 支持自动计算数学算式
  • 支持单个/所有关键字配置文件的导出和导入


官方主页:https://sourceforge.net/projects/fingertext/

640.gif


安装方法

Finger Text插件目前只支持Notepad++编辑器,最新版本的Notepad++可以通过自带的插件管理方式安装。旧版本的编辑器需要单独下载插件dll文件,然后放在Notepad++\plugins文件夹下。

640.jpg


使用方法

例如,我们在进行Verilog编码时,经常会用到always块,基本结构如下:

always @ (posedge clk) begin
    if(!rst_n) begin
        //...
    end
    else begin
        //...
    end
end


虽然只有短短几行,但是每天如果要输入几百个这样的always块,所占用的时间也是非常多的。那么如何使用fingertext插件,当我们输入al时自动替换为以上格式的always模板呢?


先选中一段always块,选择插件->FingerText->Create Snippet from Selection

640.jpg


然后在弹出的界面中,设置触发的关键字,所作用的文件类型(全局/扩展名/编程语言),这里选择只在Verilog文件有效。

640.jpg


$[![]!]表示代码片段生成之后,光标移动的位置。末尾的[>END<]表示代码片段的结束,在此之后,可以输入一些注释信息。配置保存之后,在Verilog文件中,输入al之后,按下TAB键的效果:

640.gif


其他的配置条件:

$[![]!]                          //按TAB键之后跳转的位置
 $[0[]0]                      //光标最后停留的位置
$[![var_name]!]                  //所有相同名称的变量都会被同时改变
$[![(key)DATE]!]              //2022年3月12日
$[![(key)TIME]!]              //14:05:22
$[![(key)FILENAME]!]          //top
$[![(key)EXTNAME]!]           //.v
$[![(key)DIRECTORY]!]         //E:\mcu149
$[![(key)PASTE]!]             //当前剪贴板的内容
$[![(run)calc]!]              //执行控制台命令:打开计算器
$[![(run)explorer]!]          //执行控制台命令:打开资源管理器
$[![(lis)Sunday|Monday|Tuesday|Wednesday|Thursday|Friday|Saturday]!]   //下拉式字符串选择
$[![(opt)Sunday|Monday|Tuesday|Wednesday|Thursday|Friday|Saturday]!]   //下拉式字符串选择
$[![(lis)Sunday|wire|reg|parameter|localparam|assign]!]   //输入字符串之后,可以按TAB键触发其他关键字
$[![(opt)Sunday|wire|reg|parameter|localparam|assign]!]   //输入字符串之后,可以按TAB键执行其他命令
$[![(eva)1+2-3*4/5]!]          //0.6
$[![(cha)wir]!]                  //插入别的已经定义的关键字


关键字触发替换成普通字符串:

48f3251615e196c901637d0ff5879c93.jpg


系统关键字,日期、时间、文件名等。

10eb8b193149c85df6cc7195ffeb5a23.jpg


lis效果,按上下键选择,按ENTER键确定。:

281cc78d2ef0858f9293c70fc367f76e.jpg


opt效果,按上下键选择,TAB键确定。:

572227e4cec875fffb7b24d4613d194f.jpg


打开控制台命令,如计算器、资源管理器等

f3191e979cdaae77ab00357ef9f32334.jpg


在Verilog中的应用:文件头,关键字head

79e474246e09a8867096b54bb10c63f6.jpg


模块端口声明,关键字mod

93e8e8880b2cc6e8c694f45428ca1fe6.jpg


1位输入信号i1,n位输入信号ix:

e5a9640930b6933154ff69233680528d.jpg


1位输出信号o1,n位输出信号ox:

d597f44f329e9a06b2a2284b83513c26.jpg


1位输入输出信号,n位输入输出信号:

614d7486e110194fc82cdeff776c689c.jpg


1位wire和n位wire定义:

750c3090460b6ebe5f343a67b03405b7.jpg


1位reg和n位reg定义:

42565351d8551a030d88bcec823f88cb.jpg


1位assign和n位assign:

5f8c097c833f7190bc0d697b9daf9215.jpg


localparam和parameter定义:

6fd80f332b80e207b7b4bacdff5e83bf.jpg


memory定义,关键字mem:

ca3bb9c536345dc71dd66f34b4461f4a.jpg


if语句,关键字if1:

0d0102f8990659661c6f64726140c75e.jpg


generate模块,关键字gr:

ff798256802e87959dd6358d2a6be382.jpg


移位寄存器定义,关键字sreg:

8900c4462129f71c0cedb0e7fcd8c374.jpg


always定义,关键字aw:

aa920ce4f458c161d20b73b1a9cf0bbb.jpg


状态机定义,关键字fsm:

38eb0cd4f22789e445f8ea2aec8fc8e0.jpg


生成模块整体框架,关键字temp:

7c818d8a7b00799a736d52c340af9aa8.jpg


testbench模板:

cca74bb66ec8e061d3e53bde1b78608a.jpg


$display,关键字dp:

344c128711ea1c2040d786899a4d131e.jpg


function函数,关键字fc:

e09c3eb2a4dd0c1315393314b678d84f.jpg


task模板,关键字tsk:

b8f21664882b6956bf0b8f0eeacc4f4b.jpg


还可以把以上几个合并成一个关键字:

dc83a37e44134c38d9b6c970b2908bb3.jpg


目录
相关文章
|
6月前
|
测试技术 异构计算
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
93 0
|
3天前
|
数据采集 异构计算
LabVIEW编程LabVIEW开发高级数据采集技术 操作数字IO 例程与相关资料
LabVIEW编程LabVIEW开发高级数据采集技术 操作数字IO 例程与相关资料
42 22
|
3天前
LabVIEW编程LabVIEW开发以编程方式将前面板移动到所需位置
LabVIEW编程LabVIEW开发以编程方式将前面板移动到所需位置
【单片机】简单的自定义延时程序设计(代码演示)
【单片机】简单的自定义延时程序设计(代码演示)
【51单片机】一文带你利用【Keil软件的模板功能】【自定义模板】简化操作(带图详解)
【51单片机】一文带你利用【Keil软件的模板功能】【自定义模板】简化操作(带图详解)
【51单片机】自定义动态数码管显示(设计思路&原理&代码演示)
【51单片机】自定义动态数码管显示(设计思路&原理&代码演示)
|
8月前
Labview 利用枚举编写一个计算工具
Labview 利用枚举编写一个计算工具
39 0
|
芯片 异构计算
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
190 0
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
|
异构计算
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
559 0
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
|
机器学习/深度学习 算法
Verilog实现FIR低通滤波器,vivado平台开发,包含testbench
Verilog实现FIR低通滤波器,vivado平台开发,包含testbench
132 0